|
|
|
 構造図 |
| |
|
|
 |
| |
|
 |
| 1. |
キャビティ |
|
6. |
サーマルビア |
| 2. |
ICチップ |
|
7. |
インダクタ |
| 3. |
配線パターン |
|
8. |
伝送線路 |
| 4. |
ビア |
|
9. |
内層抵抗 |
| 5. |
コンデンサ |
|
10. |
表層抵抗 |
|
|
特長
・KOA独自の収縮制御技術および積層技術により、寸法精度に優れた多層基板です。
・ファインライン、ファインパターンによる高密度配線が可能です。
・インダクタ、コンデンサ、抵抗、伝送線路の内層化による小型化が可能です。
・低誘電損失セラミックス、及び低損失導体のため、高周波特性に優れています。
・シリコンに近い熱膨張係数のため、ベアチップ搭載に適した基板です。
・ベアチップ実装部にサーマルビアを設けることにより、放熱性を向上させることが可能です。
・セラミックスのため、耐熱性、耐湿性に優れています。
・欧州RoHS対応品です。
用途
・マイクロ波、ミリ波などの高周波を扱うアプリケーション。
・高温、高湿等、環境的に厳しい所で使われるアプリケーション。
・小型要求の移動体通信モジュール。
・ベアチップを搭載したマルチチップモジュール。
・MEMSパッケージ
・インターポーザ基板。
PAGE TOP
品名構成
| |
KLC |
|
AB1 |
| |
 |
|
|
| |
品 種
|
|
製造密番 |
| |
|
|
|
|
|
環境負荷物質含有についてEU-RoHS以外の物質に対するご要求がある場合にはお問合せ下さい。
PAGE TOP
収縮制御技術
LTCCは焼成時に収縮をしますが、材料、プロセスを精密に制御することにより±0.05%以下の位置精度を実現いたしました。
KOAの収縮制御技術には、以下のような特長があります。
高さ方向の精度も保たれるため、内層受動回路の特性・精度が優れています。
高精度なキャビティを形成できます。
PAGE TOP
LTCCとは
電子機器の高機能化、軽薄短小化の進展に伴い、配線基板にも高機能化が求められています。
基板の高機能化に対応する技術のひとつとして、LTCC（Low Temperature Co-fired Ceramics：低温同時焼成セラミックス）があります。
LTCCはアルミナにガラス系材質を加えることで、アルミナが約1500℃の「高温」で焼成されるのに対し、900℃以下の「低温」で焼成することを可能としたセラミック多層技術です。
低温焼成のためにAgなどの低融点材料を内部配線に使用できることが大きな特徴です。
PAGE TOP
基板材料特性
| |
項目 |
特性 |
|
抗折強度（MPa）
|
250
|
|
熱膨張係数（×10－6/K）
|
5.5
|
|
熱伝導率（W/m・K）
|
3
|
|
絶縁抵抗（Ω・cm）
|
＞1013
|
|
比誘電率at 1MHz
|
7
|
|
誘電損失at 1MHz
|
＜0.003
|
|
内部導体抵抗率（μΩ・cm）
|
Ag 2.5
|
|
密度（g/cm3）
|
2.8
|
|
表面粗さRa（μm）
|
＜0.4
|
|
耐電圧（kV/mm）
|
＞15
|
|
層厚（μm/Layer）
|
80, 100, 125 STD.
|
|
|
PAGE TOP
設計ルール
| |
|
記号
|
項目
|
設計値
|
|
A
|
ライン幅
|
0.06mm Min.
|
|
B
|
ラインスペース
|
0.06mm Min.
|
|
C
|
Via径
|
0.1mm,0.15mm,0.2mm
|
|
D
|
Viaパッド径
|
Ｖｉａ diameter＋0.05mm Min.
|
|
E
|
Via間隔
|
0.2mm Min.
|
|
F
|
Viaパッド-ライン間隔
|
0.125mm Min.
|
|
G
|
基板端-導体パターン間隔
|
0.2mm Min.
|
|
H
|
基板端-Via間隔
|
0.3mm Min.
|
|
J1,J2
|
キャビティ幅
|
0.6mm Min.
|
|
K1,K2
|
キャビティ深さ
|
0.1mm Min.
|
|
L
|
キャビテｨ壁面厚さ
|
0.5mm Min.
|
|
M
|
キャビティ内棚幅
|
0.5mm Min.
|
|
|
|
